



**Capacitação Profissional
em Microeletrônica**

PADIS

Programa de Apoio ao
Desenvolvimento Tecnológico
da Indústria de Semicondutores

O Programa de Apoio ao Desenvolvimento Tecnológico da Indústria de Semicondutores (PADIS)

***Diego Duarte de Lima
José Alencar de Souza Júnior
Luiz Kayo Souza Soares***

RELATÓRIO – LABORATÓRIO PRÁTICA 3

**FORTALEZA - CE
23 / 06 / 2025**

Executores:



Patrocinador:

Multi



1 – Introdução

1.1 Lógica Digital com Transistores MOS

Nesta atividade, trabalhamos com a construção de circuitos lógicos usando transistores do tipo MOSFET, aplicando os conceitos da lógica digital aprendidos na disciplina. Com o auxílio do simulador LTSpice, foi possível montar e analisar o seguinte circuito com a expressão lógica $Y = \overline{(A + B + C).D}$, utilizando a tecnologia CMOS, que combina transistores pMOS e nMOS em um mesmo circuito. Como explica Boylestad, “o inversor CMOS é um excelente exemplo de como se pode obter comutação eficiente utilizando pares complementares de transistores” (Boylestad, 2014, p. 260).

1.2 Base Teórica

A lógica CMOS (Complementary Metal-Oxide-Semiconductor) é amplamente utilizada em circuitos integrados digitais por unir eficiência energética e boa capacidade de comutação. Essa tecnologia é essencial na construção de processadores, memórias e dispositivos embarcados, sendo uma base sólida para o desenvolvimento de sistemas digitais modernos. Segundo Boylestad, “os dispositivos MOS são particularmente importantes para a fabricação de circuitos integrados digitais, pois oferecem alta densidade de integração e consumo reduzido de potência” (BOYLESTAD, 2014, p. 248).

A lógica CMOS é destacada na Aula 04 como um marco na eletrônica digital, por empregar transistores pMOS e nMOS em configurações complementares. Essa estrutura conduz corrente apenas durante a comutação, o que reduz o consumo de energia. Além disso, permite a criação de portas restauradoras, garantindo níveis lógicos estáveis. Sua resposta simétrica e baixa dissipação térmica favorecem o uso em altas frequências. O comportamento da saída depende da combinação de entradas que controlam a condução dos transistores.



1.3 Simulação e Análise no LTSpice

A simulação no LTSpice foi essencial para observar o comportamento dos circuitos lógicos montados com transistores CMOS na expressão lógica $Y = \overline{(A + B + C) \cdot D}$. Esse tipo de análise permite visualizar a propagação dos sinais lógicos e verificar a formação correta dos níveis de saída conforme as combinações de entrada.

Segundo o conteúdo da Aula 04, “as portas lógicas CMOS são construídas usando pares complementares de transistores nMOS e pMOS, resultando em baixo consumo e alta performance”. Além disso, a simulação permite comparar a tabela verdade esperada com os resultados obtidos, validando o funcionamento lógico da estrutura.

2-Objetivos

A proposta da Tarefa 04 foi projetar e simular uma função lógica composta $Y = \overline{(A + B + C) \cdot D}$, definida por uma expressão booleana, utilizando apenas transistores CMOS discretos, ou seja, sem recorrer a componentes prontos das bibliotecas do LTSpice. A construção do circuito e a verificação da sua tabela verdade têm como objetivo reforçar a compreensão da operação e funcionamento de portas lógicas. Essa abordagem prática contribui para o desenvolvimento da visão mais aprofundada necessária à atuação em projetos eletrônicos e digitais em microeletrônica.

3-Materiais e Equipamentos Utilizados

Computador com sistema operacional Windows, software de simulação LTSpice (versão 24.1.9), recursos do LTSpice: transistores pmos4 e nmos4, fontes de tensão DC, resistores, ground, curvas de simulação .DC e .TRAN, e uso de sondas de tensão e corrente.

4-Resultados Experimentais



Atendendo à proposta apresentada, foi montado um circuito que atende à expressão booleana onde $Y = \overline{(A + B + C)} \cdot D$, expressando sua Tabela Verdade conforme a Figura 1. Segundo Tocci, a Tabela Verdade é uma maneira de descrever como a saída de um circuito lógico depende dos níveis lógicos presentes nas entradas do circuito (TOCCI, 2007, p. 31).

A	B	C	D	A+B+C	(A+B+C)·D	Y
0	0	0	0	0	0	1
0	0	0	1	0	0	1
0	0	1	0	1	0	1
0	0	1	1	1	1	0
0	1	0	0	1	0	1
0	1	0	1	1	1	0
0	1	1	0	1	0	1
0	1	1	1	1	1	0
1	0	0	0	1	0	1
1	0	0	1	1	1	0
1	0	1	0	1	0	1
1	0	1	1	1	1	0
1	1	0	0	1	0	1
1	1	0	1	1	1	0
1	1	1	0	1	0	1
1	1	1	1	1	1	0

Figura 1 - Tabela Verdade esperada da expressão $Y = \overline{(A + B + C)} \cdot D$.

Fonte: Próprio autor

4.1-Detalhamento dos resultados

Todas as 16 combinações da Tabela Verdade do circuito foram testadas e conferidas, confirmando a correção do circuito na representação da expressão analisada. As capturas de tela para comprovação dos resultados auferidos apresentam o circuito montado com as entradas determinadas em 5V (para entrada '1') e 0V (para entrada '0'). Todas as 4 entradas (A, B, C e D) têm suas entradas devidamente expressas com a sua saída ('Y', podendo ser ~5V para '1' ou ~0V para '0'). A saída Y plotada no gráfico de cada combinação deixa claro o resultado de cada combinação. As figuras 2 a 17, a seguir, demonstram isso.




FIGURA 2 - SIMULAÇÃO DE SAÍDA Y COM ENTRADAS A = 0, B = 0, C = 0 E D = 0.
FONTE: PRÓPRIO AUTOR






FIGURA 3 - SIMULAÇÃO DE SAÍDA Y COM ENTRADAS A = 0, B = 0, C = 0 E D = 1.
FONTE: PRÓPRIO AUTOR




FIGURA 4 - SIMULAÇÃO DE SAÍDA Y COM ENTRADAS A = 0, B = 0, C = 1 E D = 0.
FONTE: PRÓPRIO AUTOR




FIGURA 5 - SIMULAÇÃO DE SAÍDA Y COM ENTRADAS A = 0, B = 0, C = 1 E D = 1.

FONTE: PRÓPRIO AUTOR




FIGURA 6 - SIMULAÇÃO DE SAÍDA Y COM ENTRADAS A = 0, B = 1, C = 0 E D = 0.
FONTE: PRÓPRIO AUTOR




FIGURA 7 - SIMULAÇÃO DE SAÍDA Y COM ENTRADAS A = 0, B = 1, C = 0 E D = 1.
FONTE: PRÓPRIO AUTOR




FIGURA 8 - SIMULAÇÃO DE SAÍDA Y COM ENTRADAS A = 0, B = 1, C = 1 E D = 0.
FONTE: PRÓPRIO AUTOR




FIGURA 9 - SIMULAÇÃO DE SAÍDA Y COM ENTRADAS A = 0, B = 1, C = 1 E D = 1.
FONTE: PRÓPRIO AUTOR




FIGURA 10 - SIMULAÇÃO DE SAÍDA Y COM ENTRADAS A = 1, B = 0, C = 0 E D = 0.
FONTE: PRÓPRIO AUTOR




FIGURA 11 - SIMULAÇÃO DE SAÍDA Y COM ENTRADAS A = 1, B = 0, C = 0 E D = 1.
FONTE: PRÓPRIO AUTOR




FIGURA 12 - SIMULAÇÃO DE SAÍDA Y COM ENTRADAS A = 1, B = 0, C = 1 E D = 0.
FONTE: PRÓPRIO AUTOR




FIGURA 13 - SIMULAÇÃO DE SAÍDA Y COM ENTRADAS A = 1, B = 0, C = 1 E D = 1.
FONTE: PRÓPRIO AUTOR




FIGURA 14 - SIMULAÇÃO DE SAÍDA Y COM ENTRADAS A = 1, B = 1, C = 0 E D = 0.
FONTE: PRÓPRIO AUTOR




FIGURA 15 - SIMULAÇÃO DE SAÍDA Y COM ENTRADAS A = 1, B = 1, C = 0 E D = 1.
FONTE: PRÓPRIO AUTOR




FIGURA 16 - SIMULAÇÃO DE SAÍDA Y COM ENTRADAS A = 1, B = 1, C = 1 E D = 0.
FONTE: PRÓPRIO AUTOR




FIGURA 17 - SIMULAÇÃO DE SAÍDA Y COM ENTRADAS A = 1, B = 1, C = 1 E D = 0.
FONTE: PRÓPRIO AUTOR



5-Conclusões

A simulação realizada no LTspice permitiu validar o funcionamento lógico da expressão $Y = \overline{(A + B + C)} \cdot D$, implementada com transistores MOSFET dos tipos PMOS e NMOS. O circuito foi montado de forma a representar fielmente a estrutura lógica proposta, e a saída Y apresentou o comportamento esperado conforme a tabela verdade correspondente às 16 combinações possíveis das entradas A, B, C e D. Durante o processo de simulação, tentou-se inicialmente utilizar fontes do tipo PULSE para automatizar a geração das combinações binárias. No entanto, observou-se que essa abordagem causava limitações na visualização precisa dos primeiros estados da saída no gráfico, devido à forma como o LTspice trata transições rápidas e otimiza o traçado das curvas. Por esse motivo, optou-se por definir manualmente os níveis lógicos das entradas, uma a uma, garantindo total controle sobre os estados aplicados ao circuito. Além disso, foram observados valores residuais da saída Y na ordem de nanovolts (nV) quando se esperava nível lógico baixo. Esses valores se devem a limitações numéricas e configurações internas do LTspice, e são considerados desprezíveis — sendo tratados convencionalmente como **0 V** em análises digitais.

Com isso, foi possível verificar de maneira clara e precisa a resposta do circuito para cada combinação da tabela verdade, confirmando que a saída Y é ativada logicamente (nível alto) apenas nas condições previstas pela função. A prática reforçou a compreensão da aplicação de transistores como chaves em circuitos lógicos e da conversão de expressões booleanas em arranjos físicos de componentes.

Conclui-se que a atividade foi bem-sucedida tanto no aspecto prático quanto no teórico, permitindo o domínio das ferramentas de simulação e o entendimento aprofundado do comportamento de circuitos digitais implementados com transistores.



6-Referências Bibliográficas

- [1]. BOYLESTAD, Robert L.; NASHELSKY, Louis. *Dispositivos Eletrônicos e Teoria de Circuitos*. 10. ed. São Paulo: Pearson Prentice Hall, 2014.
- [2].Müller, Fernando S.; Medeiros, Gustavo Paulo S. Transistores CMOS, História e Tecnologia, 2015. Disponível em: <https://wiki.sj.ifsc.edu.br/images/8/8e/DLP29006-AE1-Tema2-2015-2.pdf>
- [3]. TOCCI, Ronald J.; NEAL, S. Widmer; GREGORY, L.Moss. *Sistemas Digitais - Princípios e aplicações*. 10. ed. São Paulo: Pearson Prentice Hall, 2007.